PATENT

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re application of: Takayuki KITAZAWA et al.

Serial Number: Not Yet Assigned

Filed: August 27, 2003 Customer No.: 23850

For: SWITCHING CIRCUIT, SWITCHING MODULE AND METHOD OF CONTROLLING THE SWITCHING CIRCUIT

CLAIM FOR PRIORITY UNDER 35 U.S.C. 119

Commissioner for Patents P. O. Box 1450 Alexandria, VA 22313-1450

August 27, 2003

Sir:

The benefit of the filing date of the following prior foreign application is hereby requested for the above-identified application, and the priority provided in 35 U.S.C. 119 is hereby claimed:

Japanese Appln. No. 2002-255057, filed on August 30, 2002

In support of this claim, the requisite certified copy of said original foreign application is filed herewith.

It is requested that the file of this application be marked to indicate that the applicants have complied with the requirements of 35 U.S.C. 119 and that the Patent and Trademark Office kindly acknowledge receipt of said certified copy.

In the event that any fees are due in connection with this paper, please charge our Deposit Account No. <u>01-2340</u>.

Respectfully submitted,
ARMSTRONG, WESTERMAN & HATTORI, LLP

Mel R. Quintos

Reg. No. 31,898

Atty. Docket No.: 031080 Suite 1000, 1725 K Street, N.W.

Washington, D.C. 20006 Tel: (202) 659-2930

Fax: (202) 887-0357

MRQ/yap

PATENT OFFICE JAPANESE GOVERNMENT

This is to certify that the annexed is a true copy of the following application as filed with this office.

Date of Application:

August 30, 2002

Application Number:

Japanese Patent Application

No. 2002-255057 [JP2002-255057]

Applicant(s):

FUJITSU QUANTUM DEVICES LIMITED

June 13, 2003

Commissioner,

Patent Office

Shinichiro Ohta

(Seal)

Certificate No. 2003-3045305

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年 8月30日

出願番号

Application Number:

特願2002-255057

[ST.10/C]:

[JP2002-255057]

出 願 人
Applicant(s):

富士通カンタムデバイス株式会社

2003年 6月13日

特 許 庁 長 官 Commissioner, Japan Patent Office



特2002-255057

【書類名】 特許願

【整理番号】 0200130

【提出日】 平成14年 8月30日

【あて先】 特許庁長官 太田 信一郎 殿

【国際特許分類】 H03K 17/693

【発明の名称】 スイッチング回路、スイッチングモジュール及びその制

御方法

【請求項の数】 22

【発明者】

【住所又は居所】 山梨県中巨摩郡昭和町大字紙漉阿原1000番地 富士

通カンタムデバイス株式会社内

【氏名】 北澤 幸行

【発明者】

【住所又は居所】 山梨県中巨摩郡昭和町大字紙漉阿原1000番地 富士

通カンタムデバイス株式会社内

【氏名】 宮沢 直行

【特許出願人】

【識別番号】 000154325

【氏名又は名称】 富士通カンタムデバイス株式会社

【代理人】

【識別番号】 100087480

【弁理士】

【氏名又は名称】 片山 修平

【電話番号】 043-351-2361

【手数料の表示】

【予納台帳番号】 153948

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 0203504

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 スイッチング回路、スイッチングモジュール及びその制御方法 【特許請求の範囲】

【請求項1】 入力端子又は出力端子の何れかに対して共通に接続された複数のスイッチングトランジスタを有するスイッチング回路において、

全ての前記スイッチングトランジスタが非選択状態である場合に、該全てのスイッチングトランジスタをカットオフ状態にするための制御バイアスを供給する制御バイアス供給回路を有することを特徴とするスイッチング回路。

【請求項2】 前記制御バイアス供給回路は前記複数のスイッチングトランジスタに共通な接続点に前記制御バイアスを供給することを特徴とする請求項1 記載のスイッチング回路。

【請求項3】 前記制御バイアス供給回路は外部から印加された電圧信号に基づいて前記制御バイアスを供給することを特徴とする請求項1記載のスイッチング回路。

【請求項4】 前記制御バイアス供給回路は前記電圧信号に対して順方向に接続されたダイオードを有することを特徴とする請求項3記載のスイッチング回路。

【請求項5】 前記制御バイアス供給回路はMES型電界効果トランジスタを含んで構成されたバイアストランジスタを有し、

前記制御バイアスは前記バイアストランジスタのゲートに印加された電圧信号 に基づいて供給されることを特徴とする請求項1記載のスイッチング回路。

【請求項6】 前記バイアストランジスタのソース又はドレインのうち何れか一方は前記複数のスイッチングトランジスタに共通な接続点に接続され、他の一方は容量素子を介して接地電位に接続されることを特徴とする請求項5記載のスイッチング回路。

【請求項7】 前記制御バイアス供給回路は前記制御バイアスの電圧値が可変であることを特徴とする請求項1記載のスイッチング回路。

【請求項8】 前記制御バイアス供給回路は複数の制御バイアスのうち何れか1つを選択的に供給することを特徴とする請求項1記載のスイッチング回路。

【請求項9】 前記制御バイアス供給回路は前記複数のスイッチングトランジスタの全てが非選択状態にある場合に前記制御バイアスの電圧値を可変することを特徴とする請求項1記載のスイッチング回路。

【請求項10】 前記制御バイアス供給回路は、前記複数のスイッチングトランジスタの少なくとも一つが選択状態である場合と、該複数のスイッチングトランジスタの全てが非選択である場合とで異なる電圧値の前記制御バイアスを供給することを特徴とする請求項1記載のスイッチング回路。

【請求項11】 前記入力端子又は前記出力端子に共通に接続される前記スイッチングトランジスタを少なくとも3つ有することを特徴とする請求項1記載のスイッチング回路。

【請求項12】 前記スイッチングトランジスタのソースに接続されたシャントトランジスタを有し、

前記シャントトランジスタのゲートに、該シャントトランジスタと対応しない 前記スイッチングトランジスタのゲートに印加される電圧信号が印加されること を特徴とする請求項1記載のスイッチング回路。

【請求項13】 前記スイッチングトランジスタは、MES型電界効果トランジスタであることを特徴とする請求項1記載のスイッチング回路。

【請求項14】 前記複数のスイッチングトランジスタに共通な接続点は、 抵抗を介して接地されることを特徴とする請求項2記載のスイッチング回路。

【請求項15】 前記スイッチングトランジスタのソース・ドレイン間は、 バラスト抵抗を介して接続されていることを特徴とする請求項1記載のスイッチ ング回路。

【請求項16】 請求項1から15の何れか1項に記載の前記スイッチング 回路と、

外部から入力されたデータ信号をデコードし、前記スイッチング回路を動作させるための電圧信号及び/又は選択制御信号を生成するデコード回路と

を有することを特徴とするスイッチングモジュール。

【請求項17】 前記スイッチング回路と前記デコーダとが単一のチップで 形成されていることを特徴とする請求項16記載のスイッチングモジュール。 【請求項18】 入力端子又は出力端子の何れかに対して共通に接続された 複数のスイッチングトランジスタを有するスイッチング回路の制御方法において

前記複数のスイッチングトランジスタの全てが非選択状態である場合に全てのスイッチングトランジスタをカットオフ状態にするための制御バイアスを供給することを特徴とするスイッチング回路の制御方法。

【請求項19】 MES型電界効果トランジスタを含んで構成されたバイアストランジスタのゲートに印加された電圧信号に基づいて、前記制御バイアスを供給することを特徴とする請求項18記載のスイッチング回路の制御方法。

【請求項20】 前記制御バイアスの電圧値を可変に供給することを特徴とする請求項18記載のスイッチング回路の制御方法。

【請求項21】 前記複数のスイッチングトランジスタの全てが非選択状態である場合に前記制御バイアスの電圧値を可変することを特徴とする請求項18 記載のスイッチング回路の制御方法。

【請求項22】 前記複数のスイッチングトランジスタの少なくとも一つが選択状態である場合と、該複数のスイッチングトランジスタの全てが非選択状態である場合とで異なる電圧値の前記制御バイアスを供給することを特徴とする請求項18記載のスイッチング回路の制御方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、スイッチング回路、スイッチングモジュール及びその制御方法に関する。

[0002]

【従来の技術】

従来技術による半導体スイッチ100の回路構成を図1に示す。図1に示すように、従来の半導体スイッチ100は、入力端子 T_{in} に入力された高周波信号である入力信号を、複数の出力端子(T_{out1} , T_{out2})の何れかから選択的に出力する構成を有する。尚、図1ではSPDT(Single Pole Doub

1e Throw)の半導体スイッチ100の構成を示す。

[0003]

このような半導体スイッチ100は、例えばアンテナを送信回路と受信回路とで共用する構成において、一方の回路がアンテナを使用中に、他方の回路がアンテナと接続されることをカットオフするために使用される。

[0004]

ここで、非選択状態にあるスイッチングトランジスタ(Tr1/Tr2)のソース電圧Vsが、選択状態にあるスイッチングトランジスタ(Tr2/Tr1)のゲートからソースを介して供給される電位によって決定されるため、非選択状態のスイッチングトランジスタ(Tr1/Tr2)では、ゲート・ソース間でバイアスの電位差が生じ、これが遮断状態(OFF状態)となる。

[0005]

しかしながら、上記の構成において全ての出力端子(Tout1, Tout2)をカットオフする場合、選択状態にあるスイッチングトランジスタが存在しないため、ソース電圧Vsを所定のレベルとすることができない。このため、各スイッチングトランジスタを十分にカットオフすることができないという問題が存在する。

[0006]

尚、従来技術において、スイッチングトランジスタ(Tr1, Tr2)のゲート・ソース間電位差を所定のレベルとするために、固定的にバイアス電圧Vba を供給する構成を有するスイッチ回路200が存在する。このスイッチ回路200の構成を図2に示す。また、同様の目的を達成する技術が、例えば以下に示す特許文献1に開示されている。

[0007]

【特許文献1】

特開2000-223902号公報

[0008]

【発明が解決しようとする課題】

しかしながら、これらの従来技術は、何れかのスイッチングトランジスタが選択状態にある際に、非選択状態にあるスイッチングトランジスタのソース電圧 V

s を所定のレベルにするための技術である。このため、スイッチングトランジス タが全て非選択状態にある際にカットオフできないという問題を解決することが 不可能である。

[0009]

そこで本発明は、全てのスイッチングトランジスタが非選択状態にある際に、 これらを確実にカットオフできるスイッチング回路、スイッチングモジュール及 びその制御方法を提供することを目的とする。

[0010]

【課題を解決するための手段】

かかる目的を達成するために、本発明は、請求項1記載のように、入力端子又は出力端子の何れかに対して共通に接続された複数のスイッチングトランジスタを有するスイッチング回路において、全ての前記スイッチングトランジスタが非選択状態である場合に、該全てのスイッチングトランジスタをカットオフ状態にするための制御バイアスを供給する制御バイアス供給回路を有する。これにより、全てのスイッチングトランジスタが非選択状態にある際に、これらを確実にカットオフできるスイッチング回路が実現される。

[0011]

また、上記のスイッチング回路は、好ましくは請求項2記載のように、前記制御バイアス供給回路が前記複数のスイッチングトランジスタに共通な接続点に前記制御バイアスを供給する構成を有する。これにより、スイッチング回路の配線構成を簡略化できる。

[0012]

また、上記のスイッチング回路は、例えば請求項3記載のように、前記制御バイアス供給回路が外部から印加された電圧信号に基づいて前記制御バイアスを供給するように構成することもできる。これにより、スイッチング回路の構成が簡略化される。

[0013]

また、上記のスイッチング回路は、例えば請求項4記載のように、前記制御バイアス供給回路が前記電圧信号に対して順方向に接続されたダイオードを有する

ように構成することもできる。これにより、何れかのスイッチングトランジスタ が選択状態にあるときに、選択状態にないスイッチングトランジスタのゲートか らの電位が制御バイアス供給回路へ逆流することを防止できる。

[0014]

また、別の例として、上記のスイッチング回路は、例えば請求項5記載のように、前記制御バイアス供給回路がMES型電界効果トランジスタを含んで構成されたバイアストランジスタを有し、前記制御バイアスが前記バイアストランジスタのゲートに印加された電圧信号に基づいて供給されるように構成することもできる。

[0015]

また、上記のスイッチング回路は、好ましくは請求項6記載のように、前記バイアストランジスタのソース又はドレインのうち何れか一方が前記複数のスイッチングトランジスタに共通な接続点に接続され、他の一方が容量素子を介して接地電位に接続される構成を有する。これにより、入力側と出力側とのアイソレーションが高められ、スイッチングトランジスタのカットオフが確実となる。

[0016]

また、上記のスイッチング回路における前記制御バイアス供給回路は、例えば 請求項7記載のように、前記制御バイアスの電圧値を可変とするように構成され てもよい。これにより、所定の事象に応じて所望の制御バイアスを印加すること ができるため、スイッチング回路の制御性が向上される。

[0017]

また、別の例として、上記のスイッチング回路は、例えば請求項8記載のように、前記制御バイアス供給回路が複数の制御バイアスのうち何れか1つを選択的に供給するように構成することもできる。

[0018]

また、別の例として、上記のスイッチング回路は、例えば請求項9記載のように、前記制御バイアス供給回路が前記複数のスイッチングトランジスタの全てが 非選択状態にある場合に前記制御バイアスの電圧値を可変するように構成することもできる。 [0019]

また、別の例として、上記のスイッチング回路は、例えば請求項10記載のように、前記制御バイアス供給回路が、前記複数のスイッチングトランジスタの少なくとも一つが選択状態である場合と、該複数のスイッチングトランジスタの全てが非選択である場合とで異なる電圧値の前記制御バイアスを供給するように構成することもできる。

[0020]

また、上記のスイッチング回路は、例えば請求項11記載のように、前記入力 端子又は前記出力端子に共通に接続される前記スイッチングトランジスタを少な くとも3つ有する場合にも適用することが可能である。

[0021]

また、上記のスイッチング回路は、好ましくは請求項12記載のように、前記スイッチングトランジスタのソースに接続されたシャントトランジスタを有し、前記シャントトランジスタのゲートに、該シャントトランジスタと対応しない前記スイッチングトランジスタのゲートに印加される電圧信号が印加されるように構成することもできる。これにより、入力側と出力側との間を十分にアイソレーションでき、非選択状態にあるスイッチングトランジスタを確実にカットオフ状態とすることが可能となる。

[0022]

また、上記のスイッチング回路は、好ましくは請求項13記載のように、前記スイッチングトランジスタがMES型電界効果トランジスタで形成される。

[0023]

また、上記のスイッチングトランジスタは、好ましくは請求項14記載のように、前記複数のスイッチングトランジスタに共通な接続点が、抵抗を介して接地される構成を有する。これにより、入力側に印加された信号の高周波成分を減衰することができる。

[0024]

また、上記のスイッチング回路は、好ましくは請求項15記載のように、前記 スイッチングトランジスタのソース・ドレイン間が、バラスト抵抗を介して接続 された構成を有する。

[0025]

また、本発明によるスイッチングモジュールは、請求項16記載のように、上記のスイッチング回路と、外部から入力されたデータ信号をデコードし、前記スイッチング回路を動作させるための電圧信号及び/又は選択制御信号を生成するデコード回路とを有する。これにより、全てのスイッチングトランジスタが非選択状態にある際に、これらを確実にカットオフできるスイッチング回路が実装されたスイッチングモジュールを提供できる。

[0026]

また、上記のスイッチングモジュールは、好ましくは請求項17記載のように、前記スイッチング回路と前記デコーダとが単一のチップで形成された構成を有する。これにより、スイッチング動作を1チップで完結して実現できるスイッチングモジュールを提供できる。

[0027]

また、本発明は、請求項18記載のように、入力端子又は出力端子の何れかに対して共通に接続された複数のスイッチングトランジスタを有するスイッチング回路の制御方法において、前記複数のスイッチングトランジスタの全てが非選択状態である場合に全てのスイッチングトランジスタをカットオフ状態にするための制御バイアスを供給する。これにより、全てのスイッチングトランジスタが非選択状態にある際に、非選択状態にある全てのスイッチングトランジスタを確実にカットオフできる。

[0028]

また、上記のスイッチング回路の制御方法は、例えば請求項19記載のように、MES型電界効果トランジスタを含んで構成されたバイアストランジスタのゲートに印加された電圧信号に基づいて、前記制御バイアスを供給する。

[0029]

また、上記のスイッチング回路の制御方法は、例えば請求項20記載のように、前記制御バイアスの電圧値を可変に供給する。これにより、所定の事象に応じて所望の制御バイアスを印加することができるため、スイッチング回路の制御性

が向上される。

[0030]

また、別の例として、上記のスイッチング回路の制御方法は、例えば請求項2 1記載のように、前記複数のスイッチングトランジスタの全てが非選択状態である場合に前記制御バイアスの電圧値を可変する。

[0031]

また、別の例として、上記のスイッチング回路の制御方法は、例えば請求項2 2記載のように、前記複数のスイッチングトランジスタの少なくとも一つが選択 状態である場合と、該複数のスイッチングトランジスタの全てが非選択状態であ る場合とで異なる電圧値の前記制御バイアスを供給する。

[0032]

【発明の実施の形態】

以下、本発明の好適な実施形態について図面を用いて詳細に説明する。

[0033]

[第1の実施形態]

まず、本発明の第1の実施形態について説明する。本実施形態の基本概念は、入力端子又は出力端子の何れかに対して共通に接続された複数のスイッチングトランジスタを有するスイッチング回路において、全てのスイッチングトランジスタが非選択状態にある際に選択的に、これらをカットオフ状態とするための制御バイアスを供給するものである。これにより、本実施形態では、非選択状態にあるスイッチングトランジスタを十分且つ確実に遮断状態(OFF状態)とすることができる。尚、何れかのスイッチングトランジスタが選択状態にある際は、この選択されているスイッチングトランジスタを介して他の非選択状態にあるスイッチングトランジスタのソースに電位が供給されるため、制御バイアスを供給しない。これは、消費電力を低減する点で有効である。

[0034]

以下、本実施形態の構成及び動作を図面と共に詳細に説明する。図3は本実施 形態によるスイッチング回路1の構成を示す回路図である。

[0035]

図3に示すように、スイッチング回路1は、2つのスイッチングトランジスタTr1, Tr2を有した1入力2出力であるSPDTスイッチの構成を有している。尚、スイッチングトランジスタTr1, Tr2は例えばガリウム・ヒ素(GaAs)で形成されたMES型電界効果トランジスタ(Metal Semiconductor Field Effect Transistor:MESFET)で構成される。但し、これをHEMT型電界効果トランジスタ(High Electron Mobility Transistor:HEMTFET)で構成しても良い。

[0036]

このような構成において、スイッチングトランジスタTr1は、ゲートに入力端子Tinから伝播された高周波信号を減衰するための抵抗R1を介して選択制御信号V1が印加され、ドレインが高周波信号の直流成分DCを遮断するための容量素子であるコンデンサC1を介して出力端子Tout1に接続され、ソースが高周波信号の直流成分DCを遮断するためのコンデンサC3を介して入力端子Sinに接続されている。また、スイッチングトランジスタTr2も同様に、ゲートに入力端子Tinから伝播された高周波信号の直流成分DCを遮断するための抵抗R2を介して選択制御信号V2が印加され、ドレインが高周波信号の直流成分DCを遮断するための容量素子であるコンデンサC2を介して出力端子Tout2に接続され、ソースが高周波信号を遮断するためのコンデンサC3を介して入力端子Tinに接続されている。尚、入力端子Tinには例えばアンテナで受信された高周波信号が入力される。また、アンテナから入力された高周波信号の直流成分DCを遮断するためのコンデンサC1、C2、C3は、スイッチング回路1の内部構成に含ませても、他の構成に含ませてもよい。以下の説明では、他の構成に含ませた場合を例に挙げる。

[0037]

スイッチングトランジスタTr1, Tr2のソース・ドレイン間はバラスト抵抗R3, R4によりそれぞれ接続されている。このバラスト抵抗は、スイッチングトランジスタのソース・ドレイン間の電位を共通にする(電位差を実質的になくす)ために設けられている。尚、本実施形態ではバラスト抵抗R3, R4に1

OkΩ程度の抵抗を用いる。

[0038]

上記構成において、各スイッチングトランジスタTr1, Tr2のソースは共通な接続点Psを介して上記のコンデンサC3に接続される。また、この接続点Psは抵抗Rsを介して接地される。更に、この接続点Psは、制御バイアス供給回路10に接続されており、これを介してスイッチングトランジスタTr1, Tr2のソースに制御バイアスが供給される。

[0039]

ここで、本実施形態による制御バイアス供給回路10の構成を説明する。制御バイアス供給回路10は、図3に示すように、2つの抵抗R11, R12の間にダイオードD11が直列に設けられた構成を有しており、これに制御バイアスを発生させるための電圧信号V10が印加される。尚、ダイオードD11は、電圧信号V10の印加方向に対して順方向を導通するように接続されている。

[0040]

このように全てのスイッチングトランジスタTr1, Tr2が非選択状態である際に選択的に制御バイアスを供給する制御バイアス供給回路10に、バイアス方向に対して順方向に接続されたダイオードD11を介在させることで、何れかの出力(スイッチングトランジスタ)が選択状態にあるときに、選択状態にないスイッチングトランジスタのゲートからの電位が制御バイアス供給回路10側へ逆流することを防止できる。

[0041]

尚、制御バイアス供給回路10に印加される電圧信号V10は、外部のCPU等から入力されたデータ信号をスイッチング回路1外部に設けたデコーダ(図4参照)11でデコードして生成される。ここで、データ信号は、例えば2ビット(但し、SPDTスイッチの場合)で構成されるデータであり、何れかのスイッチングトランジスタTr1,Tr2を選択状態とする(=何れの出力を得る)、若しくは全てのスイッチングトランジスタTr1,Tr2を非選択状態とする(=制御バイアスを供給する)ことを示すデータが含まれた信号である。即ち、データ信号に全てのスイッチングトランジスタTr1,Tr2を非選択状態とする

(=制御バイアスを供給する)ことが示されていた場合、デコーダ11はこれを デコードして所定の電圧値の電圧信号V10し、これを制御バイアス供給回路1 0に印加する。制御バイアス供給回路10は印加された電圧信号V10を抵抗R 11,R12及びダイオードD11において制御バイアスに変換し、これを接続 点Psへ供給する。これにより、スイッチングトランジスタTr1,Tr2のゲート・ソース間が逆バイアスとなり、スイッチングトランジスタTr1,Tr2 が完全にカットオフ状態とされる。

[0042]

また、以上のように構成されたスイッチング回路1は、例えば図4に示すように、集積化して1チップとして提供することも可能である。更に、この1チップ化されたスイッチング回路1は、他の回路(デコーダ11等)と組み合わされて、1つのスイッチングモジュール1Aとして提供することも可能である。尚、コンデンサC1、C2、C3は、図4に示すように、このスイッチングモジュール1A内部に設ける構成としても良いが、これに限定されず、図中の入力端子Tinや出力端子Toul、Tout2の外側(スイッチング回路1を反対側)に設ける構成としても良い。

[0043]

また、上記したスイッチング回路1のチップ内に、上記のデコーダ11が含まれるように構成しても良い。これにより、本実施形態によるスイッチング動作を 1チップで完結して実現できる。

[0044]

尚、以上では、1入力2出力であるSPDTスイッチを例に挙げて説明したが、本発明ではこれに限定されず、例えば1入力1出力、又は2入力3出力若しくはこれ以上等、目的に応じて種々変形することが可能である。

[0045]

〔第2の実施形態〕

次に、本発明の第2の実施形態について図面を用いて詳細に説明する。本実施 形態では、制御バイアス供給回路の他の実施例を示す。

[0046]

図5は本実施形態による制御バイアス供給回路20を有して構成されたスイッチング回路2の構成を示す回路図である。

[0047]

図5を参照すると明らかなように、本実施形態による制御バイアス供給回路20は、バイアストランジスタTr21を有して構成され、このバイアストランジスタTr21のソースが接続点Psに接続されている。また、バイアストランジスタTr21は、ゲートに入力端子Tinから伝播された高周波信号を減衰するための抵抗R21を介して電圧信号V10が印加される。尚、このバイアストランジスタTr21は、MES型電界効果トランジスタで構成される。

[0048]

従って、全てのスイッチングトランジスタTr1,Tr2を非選択状態とする際に、電圧信号V10をバイアストランジスタTr21のゲートに印加することで、バイアストランジスタTr21で発生された制御バイアス(=ゲート・ソース間電位差)が接続点Psを介してスイッチングトランジスタTr1,Tr2のソースに供給される。これにより、スイッチングトランジスタTr1,Tr2のゲート・ソース間が逆バイアスとなり、スイッチングトランジスタTr1,Tr2が完全にカットオフ状態とされる。

[0049]

また、図5に示すように、バイアストランジスタTr21のドレインを容量素子であるコンデンサC21を介して接地することで、入力端子Tinと出力端子Tout1, Tout2とのアイソレーションを高め、より確実なカットオフがなされるように構成することも可能である。即ち、バイアストランジスタTr21のドレインを、高周波信号の直流成分DCを遮断するためのコンデンサC21を介して接地することで、全てのスイッチングトランジスタTr1, Tr2が非選択状態にある際に、これが高周波信号に対するシャントトランジスタとして作用する。このため、上記のように、入力端子Tinと出力端子Tout1, Tout2とのアイソレーションが高められ、非選択状態にあるスイッチングトランジスタのカットオフをより確実にすることができる。また、他の構成は、第1の実施形態と同様であるため、ここでは説明を省略する。

[0050]

[第3の実施形態]

次に、本発明の第3の実施形態について図面を用いて詳細に説明する。本実施 形態は制御バイアスの電圧値を可変に供給する構成とした場合である。

[0051]

図6は本実施形態による制御バイアス供給回路31,32を有して構成されたスイッチング回路3の構成を示す回路図である。尚、本実施形態は、第1の実施 形態によるスイッチング回路1において、制御バイアスが可変に供給されるよう に変形した例である。

[0052]

図6を参照すると明らかなように、本実施形態によるスイッチング回路3は、複数(図面では2つ)の制御バイアス供給回路31,32を有する。従って、本実施形態では、外部から入力するデータ信号で何れの制御バイアス供給回路31,32を使用するかを設定することで、適宜にスイッチングトランジスタTr1,Tr2のソースに供給される制御バイアスを切り替えることが可能となる。尚、この設定は、例えばデータ信号に1ビットのフラグを付加することで実現することができる。

[0053]

また、本実施形態によるスイッチング回路3を1チップ化した際の構成を図7に示す。図7に示すスイッチングモジュール3Aは、第1の実施形態によるスイッチングモジュール1Aと同様な構成において、全てのスイッチングトランジスタTr1,Tr2を非選択状態とする場合に、デコーダ33がデータ信号に基づいて電圧信号V31又はV32を出力する構成を有する。これにより、電圧信号(31/32)が印加された制御バイアス供給回路(31/32)は、個々に固定された制御バイアスを接続点Psを介してスイッチングトランジスタTr1,Tr2のソースに供給する。また、他の構成は、第1の実施形態と同様であるため、ここでは説明を省略する。

[0054]

尚、本実施形態では、制御バイアス供給回路が2つ設けられたスイッチング回

路について図面を用いて例示したが、本発明ではこれに限定されず、例えば3つ以上等の複数であって良い。但し、このように複数の制御バイアス供給回路を設けた場合、データ信号におけるこれらを選択するためにデータ信号に付加するビット数は、制御バイアス供給回路の数に依存して決定される。

[0055]

また、上記の説明では、全てのスイッチングトランジスタTr1,Tr2を非選択状態とする場合に供給する制御バイアスを切り替えるとしたが、本発明ではこれに限定されず、種々の状況及び目的に応じて、何れかのスイッチングトランジスタを選択状態とした場合でも、供給する制御バイアスを切り替えるように構成することも可能である。また、この他、全てのスイッチングトランジスタTr1,Tr2が非選択状態である場合と、何れかのスイッチングトランジスタ(Tr1,Tr2)が選択状態にある場合とで、供給する制御バイアスを切り替えるように構成することも可能である。これにより、本実施形態では、所定の事象に応じて所望の制御バイアスを印加することができるため、回路の制御性が向上される。

[0056]

[第4の実施形態]

次に、本発明の第4の実施形態について図面を用いて詳細に説明する。本実施 形態は、シャント回路付きのスイッチングトランジスタを用いてスイッチング回 路を構成した場合の例である。

[0057]

図8は、本実施形態によるスイッチング回路4の構成を示す回路図である。図8に示すように、本実施形態によるスイッチング回路4におけるスイッチングトランジスタTr1, Tr2のソースには、それぞれシャントトランジスタTr41, Tr42が接続されている。

[0058]

シャントトランジスタTr41は、ゲートに高周波信号を減衰するための抵抗 R41及び抵抗R2を介して選択制御信号V2が印加され、ドレインが高周波信 号の直流成分DCを遮断するための容量素子であるコンデンサC41を介して接 地されている。また、シャントトランジスタTr42も同様に、ゲートに高周波信号を減衰するための抵抗R42及び抵抗R1を介して選択制御信号V1が印加され、ドレインが高周波信号の直流成分DCを遮断するための容量素子であるコンデンサC42を介して接地されている。

[0059]

従って、シャントトランジスタTr41は、スイッチングトランジスタTr2が選択状態とされた際に、非選択状態のスイッチングトランジスタTr1のソースを短絡する。また、シャントトランジスタTr42は、スイッチングトランジスタTr1が選択状態とされた際に、非選択状態のスイッチングトランジスタTr2のソースを短絡する。これにより、入力端子Tinと出力端子Tout1, Tout2との間を十分にアイソレーションでき、非選択状態にあるスイッチングトランジスタを確実にカットオフ状態とすることが可能となる。また、他の構成は、第1の実施形態と同様であるため、ここでは説明を省略する。

[0060]

[他の実施形態]

以上、説明した実施形態は本発明の好適な一実施形態にすぎず、本発明はその 趣旨を逸脱しない限り種々変形して実施可能である。

[0061]

【発明の効果】

以上説明したように、本発明によれば、全てのスイッチングトランジスタが非選択状態にある際に、これらを確実にカットオフできるスイッチング回路が実現される。また、本発明は、何れかのスイッチングトランジスタが選択状態にあるときに、選択状態にないスイッチングトランジスタのゲートからの電位が制御バイアス供給回路へ逆流することを防止する。また、本発明は、所定の事象に応じて所望の制御バイアスを印加することで、スイッチング回路の制御性を向上する。更に、このスイッチング回路が搭載されたスイッチングモジュール及び、スイッチング回路の制御方法が提供される。

【図面の簡単な説明】

【図1】

従来技術によるスイッチング回路100の構成を示す回路図である。

【図2】

従来技術によるスイッチング回路200の構成を示す回路図である。

【図3】

本発明の第1の実施形態によるスイッチング回路1の構成を示す回路図である

【図4】

図3に示すスイッチング回路1が組み込まれたスイッチングモジュール1Aの 構成を示すブロック図である。

【図5】

本発明の第2の実施形態によるスイッチング回路2の構成を示す回路図である

【図6】

本発明の第3の実施形態によるスイッチング回路3の構成を示す回路図である

【図7】

図5に示すスイッチング回路3が組み込まれたスイッチングモジュール3Aの 構成を示すブロック図である。

【図8】

本発明の第4の実施形態によるスイッチング回路4の構成を示す回路図である

【符号の説明】

1、2、3、4 スイッチング回路

1A、3A スイッチングモジュール

10、20、31、32 制御バイアス供給回路

11、33 デコーダ

C21、C41、C42 コンデンサ

D11 ダイオード

R3、R4 バラスト抵抗

特2002-255057

R11, R12, R21, R22, R31, R32, R33, R34, R41

、R42 抵抗

Tr21 バイアストランジスタ


Tr41、Tr42 シャントトランジスタ

V10、V31、V32 電圧信号


【書類名】

図面


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】



【図7】



【図8】



【書類名】

要約書

【要約】

【課題】 全てのスイッチングトランジスタが非選択状態にある際に、これらを確実にカットオフできるスイッチング回路、スイッチングモジュール及びその制御方法を提供する。

【解決手段】 入力端子Tinに対して共通に接続された複数のスイッチングトランジスタTr1, Tr2を有するスイッチング回路1において、全てのスイッチングトランジスタTr1, Tr2が非選択状態にある際に, 選択的にこれらをカットオフ状態とするための制御バイアスを制御バイアス供給回路10から供給する。尚、制御バイアス供給回路10は、外部から入力された電圧信号V10に基づいて制御バイアスを生成し、これをスイッチング回路1における全てのスイッチングトランジスタTr1, Tr2で共通な接続点Psへ供給する。これにより、非動作状態にあるスイッチングトランジスタTr1, Tr2のゲート・ソース間が逆バイアスとなり、これらが確実にカットオフされる。

【選択図】

図3

特2002-255057

【書類名】 手続補正書

【整理番号】 0200130

【提出日】 平成14年 9月30日

【あて先】 特許庁長官 太田 信一郎 殿

【事件の表示】

【出願番号】 特願2002-255057

【補正をする者】

【識別番号】 000154325

【氏名又は名称】 富士通カンタムデバイス株式会社

【代理人】

【識別番号】 100087480

【弁理士】

【氏名又は名称】 片山 修平

【電話番号】 043-351-2361

【手続補正 1】

【補正対象書類名】 特許願

【補正対象項目名】 発明者

【補正方法】 変更

【補正の内容】

【発明者】

【住所又は居所】 山梨県中巨摩郡昭和町大字紙漉阿原1000番地 富士

通カンタムデバイス株式会社内

【氏名】 北澤 幸行

【発明者】

【住所又は居所】 山梨県中巨摩郡昭和町大字紙漉阿原1000番地 富士

通カンタムデバイス株式会社内

【氏名】 宮澤 直行

【その他】 平成14年8月30日付特許願において、発明者の氏名

を「宮澤直行」と表記すべきところを誤記により「宮沢

直行」としましたのでここに補正いたします。本補正は 誤記の訂正であり、発明者の実体に変更を加えるもので はありません。

【プルーフの要否】 要

出願人履歴情報

識別番号

[000154325]

1. 変更年月日

1992年 4月 6日

[変更理由]

名称変更

住 所

山梨県中巨摩郡昭和町大字紙漉阿原1000番地

氏 名

富士通カンタムデバイス株式会社